鉅亨網新聞中心
過去五年，台積電 (2330-TW) 的 CoWoS 先進封裝技術幾乎成了 AI 晶片的「標準配備」。不過，這項技術正面臨一道隱藏的天花板。CoWoS 所採用的矽中介層雖然效能優異，卻同時受困於成本高、尺寸受限、易翹曲三大瓶頸。業界因此將目光轉向新一代材料：玻璃基板，視其為下一階段先進封裝的接棒者。
分析指出，要理解玻璃基板的價值，得先認識 AI 晶片封裝的特殊需求。所謂 2.5D 封裝，是將 GPU 與 HBM 記憶體等多顆晶片並排放置於一片「中介層」上，透過中介層內部密集的微細線路，將各晶片高速連接。
而台積電的 CoWoS 正是目前最主流的 2.5D 封裝方案。
之所以需要這種技術，是因為傳統 PCB 電路板線寬過粗，訊號傳輸距離與速度皆受限。一顆 GPU 往往需同時連接四到八顆 HBM，頻寬需求高達每秒數 TB，唯有矽中介層的超細線路才能負荷如此龐大的傳輸量。
值得一提的是，CoWoS 的誕生本身就是一次「救火」之舉。2008 年晶片尺寸放大後，基板與晶片之間的熱應力不匹配問題浮現，台積電遂以矽片製作中介層強行轉接，由此開創了 2.5D 封裝時代。
但如今，這層曾經救急的矽材料，本身卻開始拖累整體封裝效能。
業界人士指出，矽中介層目前面臨三大結構性難題。
其一是成本高昂。 12 吋矽中介層單片成本逾百美元，占整體封裝成本一半以上；若加上微凸塊、底部填充、封裝基板等項目，整套 CoWoS 封裝成本可占晶片總成本的二到三成。
對單價動輒數萬美元的輝達 (NVDA-US) H100 等高階晶片而言，這樣的成本尚可承受，但若套用於中低階晶片，經濟性便難以成立，且晶片尺寸與走線數量持續增加，矽中介層成本只會節節攀升。
其二是尺寸做不大。 台積電最先進的 CoWoS-L 方案最大可做到 5.5 倍光罩尺寸，面積上限約 4719 平方毫米。
然而以輝達 B200 為例，其封裝面積已達單片矽中介層承載極限的三到四倍，下一代 Rubin GPU 的晶片尺寸更為龐大，目前僅能透過局部矽橋搭配有機基板的「補丁」方式應急，顯示矽中介層的尺寸瓶頸已難以迴避。
其三是翹曲問題。 矽中介層的熱膨脹係數與矽晶片相當接近 (約 2.6 至 3 ppm/°C)，但其下方的有機封裝基板熱膨脹係數卻明顯偏高 (約 13 至 20 ppm/°C)。
兩種材料受熱膨脹程度差異懸殊，如同金屬與塑膠粘合受熱後產生的應力差，會使整體結構彎曲變形。
晶片尺寸愈大，翹曲愈嚴重，良率也隨之下滑。CoWoS-L 採用的局部矽橋方案能緩解部分翹曲，但終究只是治標而非治本。
面對三大難題，玻璃基板被視為較具優勢的替代材料，主要展現在三個層面。
第一，玻璃的熱膨脹係數可調整，翹曲問題大幅緩解。透過精確控制，低膨脹係數玻璃可調整至 3 至 5 ppm/°C，與矽幾乎一致，搭配晶片使用時幾乎不產生熱應力，大尺寸封裝下可將翹曲降低八成以上，有助延長焊點與封裝結構的使用壽命及穩定性。
第二，玻璃基板尺寸不受限制。採用面板級工藝，玻璃基板可做到 500×500mm 以上的規格。
英特爾 (INTC-US) 在 NEPCON Japan 展示的玻璃基板方案，封裝面積已達 78mm×77mm (約 6006 平方毫米)，超越矽中介層的最大可行面積，搭配多層線路重布層與堆疊結構，承載能力可望進一步翻倍，這對輝達 Rubin 等級的大尺寸晶片而言至關重要。
第三，玻璃基板可實現更細線寬，容納更高密度的線路。其線寬線距可做到 2 至 5 微米，相較有機基板普遍在 10 微米以上的規格，互連密度明顯提升。
此外，玻璃屬絕緣材料，訊號損耗遠低於有機基板，有助支援 1.6T、3.2T 等超高速互連需求。
對於玻璃基板是否將全面取代矽中介層，業界普遍認為答案更接近「分工互補」，在矽中介層力有未逮的領域，玻璃基板將扮演更具優勢的替代角色。
短期而言，以台積電 CoWoS 為代表的矽中介層技術成熟、互連密度高、已大規模量產，仍將是 2.5D 封裝的主力方案。
與此同時，以英特爾、台積電 CoPoS 以及三星為代表的玻璃中介層則憑藉成本較低、尺寸不受限、無翹曲與低訊號損耗等特性，預期 2026 年小批量出貨，2028 年起加速滲透，逐步接棒矽中介層在 2.5D 封裝中的角色。
傳統有機基板成本低、供應鏈成熟，但高階市場版圖預期將逐步被玻璃基板取代，退守中低階應用。
此外，結合玻璃大尺寸優勢與矽橋高密度互連特性的混合方案，也被視為英特爾等廠商的旗艦級選擇。
多家券商機構將 2026 年視為半導體玻璃基板商業化驗證的元年，但真正大規模滲透的時間節點，預期要到 2028 年前後才會到來。
根據中信證券測算，若 2030 年滲透率達 30%，全球玻璃基載板潛在市場空間將突破 600 億元人民幣；興業證券則估計，2026 年全球玻璃基板市場規模約 186 億美元，2026 至 2030 年複合成長率達 14.5%，遠高於有機基板約 6% 的成長速度。
不過，業界也提醒商業化進程仍須謹慎看待。目前市場主流時間表為 2026 年建立 mini line、2027 年小量試產、2028 至 2029 年才邁向量產。
核心瓶頸在於 TGV 玻璃通孔工藝的良率，在超高密度場景下目前仍不足 40%；台積電的 CoPoS 技術也要等到 2028 年才會量產，顯示這條技術路線並無捷徑可走。
玻璃基板產業化的拐點已在 2026 年浮現，各大廠商動作頻仍。
其中，英特爾起步最早。 2026 年 1 月 CES 展會上，英特爾發表搭載玻璃芯基板的商用 CPU：Xeon 6+ Clearwater Forest 處理器，產業鏈訊息顯示該產品已進入出貨階段，是目前進度最快的廠商。
台積電則是急起直追。 2026 年 6 月，台積電明確表態，其 CoPoS 玻璃基板封裝技術試產線已於 2 月交付設備、6 月完成建設，計畫於 2028 至 2029 年大幅提升產量，目標直指取代既有 CoWoS 地位，搶占下一代先進封裝的主導權。
三星則低調布局。 三星電機與日本住友化學合資成立公司，共同開發玻璃芯材料，同時積極測試將玻璃基板應用於下一代 HBM4 記憶體封裝，一旦技術成熟，AI 晶片的記憶體頻寬可望再上一個台階。
三星計畫於 2026 年下半年建立量產試產線，2027 年後啟動批量生產。
中國廠商仍有落差。 京東方 A(000725-CN) 與美國康寧 (GLW-US) 簽署三年合作備忘錄，沃格光電 (603773-CN) 則持續推進送樣驗證，但整體進度仍處於送樣驗證到小批量之間的階段，距離英特爾的量產出貨狀態仍有一段距離。
業界分析指出，玻璃基板的競爭門檻主要集中在材料與設備端，能否掌握玻璃通孔 (TGV) 設備與低熱膨脹係數玻璃配方，將決定上游話語權，而陸廠目前卡關於送樣驗證階段，後續進展值得持續關注。
分析稱，CoWoS 技術本身並非不堪用，而是矽中介層在成本、尺寸與翹曲上的三重壓力，隨著 AI 晶片運算規模持續放大而愈發沉重。2.5D 封裝仍離不開中介層，但玻璃材料正逐步接過矽的接力棒。
從玻璃通孔設備、電鍍添加劑，到玻璃基板製造與先進封裝服務，整條供應鏈上的相關環節，都可能成為這波材料升級浪潮中的潛在受惠者。技術路線的轉移往往非一蹴而就，但材料基礎一旦生變，整個產業鏈格局也將隨之重塑。
#動能均線獲利股
下一篇
