聯發科推CPO設計平台 搶AI、HPC市場

聯發科 (2454-TW) 今 (20) 日在 2024 年光纖通訊大會 (OFC 2024) 大會前宣布，推出新世代客製化晶片 (ASIC) 設計平台，與 Ranovus 合作的嶄新 CPO 解決方案，瞄準人工智慧、機器學習和高效能運算市場。

聯發科指出，ASIC 設計平台涵蓋從設計到生產過程所需，完整解決方案提供業界最新技術，如裸晶對裸晶介面 (Die-to-Die Interface，如 MLink、UCIe)、封裝技術 (InFO、CoWoS、Hybrid CoWoS 等)、高速傳輸介面 (PCIe、HBM)、熱力學與機構設計整合等，以滿足客戶最嚴苛的需求。

聯發科表示，平台提供異質整合高速電子與光學訊號的傳輸介面 (I/O) 解決方案，以自家的共封裝技術，整合自主研發的高速 SerDes 處理電子訊號傳輸，再搭配處理光學訊號傳輸的 Ranovus Odin 光學引擎，利用可拆卸插槽配置 8 組 800Gbps 電子訊號鏈路及 8 組 800Gbps 光學訊號鏈路，不但具有便利性，也提供更高的彈性，可依客戶需求靈活調整配置。

聯發科展示的異質整合共封裝光學元件 (Co-Package Optics，CPO) 採用 112Gbps 長距離 SerDes(112G LR SerDes) 和光學模組，較目前市面上其他方案可進一步縮減電路板面積、降低裝置成本、增加頻寬密度，並降低系統功耗達 50%。

此外， Ranovus 公司的 Odin 光學引擎提供內建及外接的雷射光學模組，以因應不同的應用情境。

聯發科看好，公司憑藉在 3 奈米先進製程、2.5D 和 3D 先進封裝技術的能力再加上在散熱管理, 產品可靠性，以及光學領域的豐富經驗，聯發科技新世代客製化晶片設計平台能提供客戶在高效能運算 (HPC)、人工智慧 (AI)、機器學習 (ML) 和資料中心網路的最新技術。

聯發科資深副總游人傑表示，生成式 AI 的崛起，不僅帶動記憶體頻寬和容量提升的需求，對傳輸介面的密度和速度的需求也急遽增加。掌握最新的光電介面整合技術，讓聯發科技能為資料中心提供最先進、最有彈性的客製化晶片解決方案。