聯電與智原推22奈米基礎元件IP

晶圓代工廠聯電 (2303-TW) 今 (18) 日宣布，與 ASIC 設計服務商智原 (3035-TW)，推出採用聯電 22 奈米製程的超低功耗 (ULP) 與超低漏電 (ULL) 製程基礎元件 IP 解決方案，該基礎元件 IP 已成功通過矽驗證，可大幅降低晶片功耗，以滿足新一代的系統單晶片 (SoC) 設計需求。

聯電矽智財研發暨設計支援處處長林子惠表示，許多應用中，SoC 都需針對各種應用的節能解決方案，隨著智原在聯電 22 奈米可量產的特殊製程上，推出基礎元件 IP 解決方案，客戶可在聯電具競爭力的 22 奈米平台上，獲得包括 22ULP/ULL 全面設計支援。

智原科技研發協理簡丞星表示，透過與聯電的長期合作及豐富的 ASIC 經驗，為客戶提供聯電製程 IP 選用服務，藉由聯電 22 奈米技術，推出全新的邏輯元件庫和記憶體編譯器 IP，能夠協助客戶在成本優勢下，開發低功耗 SoC 以布局物聯網、人工智慧、通訊及多媒體等新興應用，以攫取商機。