光程研創攜手世芯-KY 打造超低功耗光子互連平台

鍺矽光子業者光程研創 (Artilux) 與世芯 - KY(3661-TW) 今 (25) 日宣布，雙方進行策略合作，專注開發大規模 AI 加速器垂直擴展 (scale-up) 與水平擴充 (scale-out) 應用的超低功耗光子互連平台，搶占 AI 伺服器的基礎架構創新商機。

雙方指出，此次合作將打造一個可拓展的 AI 傳輸技術平台，驅動未來創新，以加速下一代運算基礎建設的部署，實現卓越的效率與成長動能。

光程研創指出，隨著現代 AI 模型從數十億參數一路躍升至數兆參數，資料傳輸已成為模型訓練與推論中的主要瓶頸。當大型語言模型 (LLM) 及其他先進神經網路架構必須橫跨上百、上千顆處理器協同運算，晶片間及節點間的頻寬需求將呈現指數級速度增長。

根據 2025 年 Ciena 發布的全球資料中心網路基礎架構之市調報告，業界預估未來 5 年 (2025-2030) 資料中心互連 (DCI) 的頻寬需求將成長 6 倍，主要由需要高頻寬與低延遲的 AI 應用驅動。

現行以銅線為基礎的電氣互連技術，從主動式電纜 (Active Electrical Copper，AEC)、外圍組件快速連 PCIe 到高頻寬記憶體 (HBM) 介面，已難以滿足未來傳輸需求。當傳輸速率超過單通道 50 Gbps 時，訊號完整性挑戰銳增，需仰賴編碼及錯誤更正機制，且將大幅提高功耗。

此外，封裝基板與電路板的線路密度更進一步限制擴展，帶來高成本與散熱難題。相較之下，光子互連能在大幅降低功耗的同時，實現每秒兆位元 (Tbps) 級效能，為日益增長的 AI 運算結構提供全新且高可擴充性的解方。

光程研創執行長陳書履表示，要同時兼顧 AI 的垂直擴展 (scale-up) 與水平擴充 (scale-out)，包含小晶片 (Chiplet)、CoWoS 先進封裝與光子 I/O 等的異質整合已不可或缺。此次合作將結合光程研創獨家的鍺矽光子技術，與世芯專精的 ASIC 設計能量結合，為 AI 處理器打造超低功耗光子互連平台，預期能帶來突破性的效能優化。

世芯 - KY 執行長沈翔霖表示，傳統銅線已成為 AI 龐大資料吞吐量的瓶頸。雙方從供應鏈獲得的訊息一致反映，頻寬、能耗與延遲已成為系統發揮效能的最大障礙。光子互連不僅能突破這些限制，更可同時兼顧效率與可靠性，是推動 AI 運算進入下一階段的關鍵技術。

本次策略合作將結合光程研創在光子領域的技術積累與世芯在 ASIC 及 Chiplet 設計上的專業優勢，推出模組化、超低功耗的光子互連解決方案。借助雙方涵蓋晶圓代工、先進封裝與一線客戶的完整生態體系，此合作有望加速光子互連技術在全球 AI 資料中心的落地與應用，開啟 AI 計算效能的新紀元。