〈2024半導體展〉力積電雙喜臨門 3D晶圓堆疊與2.5D中介層獲客戶青睞

力積電 (6770-TW) 今 (4) 日宣布，自家 Logic-DRAM 多層晶圓堆疊技術、高密度電容 IPD 的 2.5D Interposer(中介層)都獲得客戶認證並採用。

力積電指出，AMD 等美、日大廠將以力積電 Logic-DRAM 多層晶圓堆疊技術，結合一線晶圓代工廠的先進邏輯製程，開發高頻寬、高容量、低功耗的 3D AI 晶片，為大型語言模型人工智慧 (LLM_AI) 應用及 AI PC(個人電腦) 提供低成本、高效能的解決方案。

同時針對 GPU 與 HBM(高頻寬記憶體) 的高速傳輸需求，力積電推出的高密度電容 IPD 的 2.5D Interposer(中介層) 也通過國際大廠認證，將在銅鑼新廠導入量產。

據了解，力積電與工研院合作開發全球首款專為生成式 AI 應用所設計的 3D AI 晶片，甫拿下 2024 World R&D100 AI 晶片大獎，更針對當前 HBM 市場嚴重供不應求的窘況，於今年 SEMICON Taiwan 大展發表 3D 晶圓堆疊的 Logic-DRAM 晶片製程技術，以此創新製程生產的 3D AI 晶片，應用在人工智慧推論 (Inference) 系統，已展現資料傳輸頻寬是傳統 AI 晶片 10 倍、功耗僅七分之一的優異效能。

力積電透露，由於同時掌握記憶體、邏輯兩大製程平台，近年該公司領先全球大力研發的 3D 晶圓堆疊 Logic-DRAM 晶片製程技術，目前已和美商 AMD、日本 GPU(圖形處理器) 晶片設計業者及多家國際系統大廠聯手，以力積電 Logic-DRAM 多層晶圓堆疊技術，與一線晶圓代工大廠先進邏輯製程合作開發新型 3D AI 晶片，發揮 3D 晶圓堆疊的優勢，為商機龐大的大型語言模型人工智慧 ( LLM_AI) 應用市場，以及方興未艾的 AI PC 新需求，提供高性價比的創新解決方案。

根據不同客戶的 AI 晶片設計需求，力積電表示，透過合作夥伴愛普公司設計客製化 DRAM 晶片，再加上 Logic-DRAM 多層晶圓堆疊技術，與現有採用 HBM 的 2.5D AI 晶片架構相較，新款 3D AI 晶片能夠在相同單位面積提供高達 100 倍傳輸頻寬、龐大記憶體容量，考量 GPU、HBM 價格高昂、供不應求的現況，對亟需提升效能、降低成本和功耗的 LLM_AI 應用及 AI PC 市場深具吸引力。

另外，為支援 GPU 與 HBM2E、HBM3 高頻寬記憶體的傳輸，力積電根據客戶需求開發的 2.5D Interposer 搭配高密度電容 IPD 產品，已通過國際大廠的認證，目前該公司正積極在銅鑼新廠佈建生產線，以因應客戶需求加速導入量產。