〈力積電展望〉攜手愛普*開發3D堆疊技術 產品最快下半年問世

晶圓代工廠力積電 (6770-TW) 今 (4) 日舉辦餐敘，董事長黃崇仁指出，力積電具有同時生產邏輯晶片與記憶體的技術，是公司一大優勢，也攜手旗下愛普 *(6531-TW) 開發 3D 封裝堆疊技術，產品預計最快下半年就會問世，大搶 AI 晶片商機。

力積電與愛普 * 合作開發晶圓堆疊 (Wafer on Wafer) 技術，目前已協助客戶整合 CPU、記憶體、FPGA 與 MCU，也是全球第一家開發出 Single chip computer 的公司，產品預計今年下半年至明年問世。

力積電現階段 3D 封裝技術主要分為三種，包括 DRAM 疊在邏輯晶片上、DRAM 與 DRAM 互相堆疊還有 CMOS 感測器疊在影像訊號處理器 (ISP) 上，黃崇仁看好，多層堆疊將是未來技術趨勢，眾多大廠都聚焦該技術，公司可滿足客戶需求。

另外，愛普 * 也預計在明日召開法說會，屆時先進封裝相關技術將是市場提問焦點；愛普 * 今日也公告最新自結，1 月營收 2.07 億元，年增 2%，稅後純益 1.12 億元，年增 186%，每股稅後純益 0.69 元。