摩爾定律仍有效 台積電：2050年電晶體將能達0.1奈米

半導體業近年來對於摩爾定律是否走到極限，多所爭論，不過，晶圓代工龍頭台積電 (2330-TW) 研發負責人、技術研究副總經理黃漢森 (Philip Wong) 認為，摩爾定律無庸置疑地，仍然有效且持續存在著，並未死亡或趨緩，並預測到 2050 年，電晶體尺寸甚至可縮小至 0.1 奈米，對摩爾定律的推進仍深具信心。

「摩爾定律」為英特爾創辦人之一摩爾 (Gordon Moore) 於 1965 年提出，意即積體電路上可容納的電晶體數目，每隔 18 個月會增加 1 倍，性能也將提升 1 倍。然而，近幾年來，由於電晶體尺寸縮小速度趨緩，導致半導體業界對於摩爾定律是否走到盡頭、或將面臨失效的爭論不斷。

不過，黃漢森日前出席第 31 屆 Hot Chips 大會，以「下一個半導體製程節點會給我們帶來什麼」為主題進行專題演講時，強調摩爾定律並未失效。他在演講中指出，摩爾定律無庸置疑地，仍然有效且持續存在著，並未死亡或生病，也未出現趨緩情況。

目前半導體晶片製程上使用的「幾奈米」製程，指的是積體電路電晶體柵極的寬度，寬度越窄，就能在相同大小的矽片上，整合越多電晶體。而黃漢森更樂觀預測，到了 2050 年，電晶體尺寸甚至可縮小至 0.1 奈米，相當於氫原子的大小，顯然對於摩爾定律的推進仍然深具信心。

對於未來推進的技術方向，黃漢森認為，透過奈米碳管、二維層狀材料等新技術，可使電晶體速度變得更快、體積更小；相變化記憶體 (PRAM)、旋轉力矩轉移隨機存取記憶體 (STT-RAM) 等新型記憶體技術，若直接與處理器封裝在一起，可加快數據傳輸速度，提升效能；而 3D IC 製程中的矽穿孔 (TSV)3D 堆疊封裝技術，也將是推進摩爾定律的重要方向。