電晶體
南韓三星電子近日在 2026 年 VLSI 超大規模積體電路研討會上宣布，全球首次實現閘極間距 42 奈米的 3D 堆疊電晶體 (3D Stacked FET) 技術。傳統邏輯晶片依賴縮小電晶體橫向間距提升整合度，但若尺寸持續壓縮，薄層絕緣層易產生漏電干擾，但 3D 堆疊 FET 將原本並排放置的 N 型和 P 型電晶體上下堆疊，理論上一倍面積可容納兩倍電晶體。
台股新聞
imec 今 (16) 日宣布與 ASML、台積電 (2330-TW)(TSM-US) 攜手，發表一套用於 2D 材料電晶體的創新 12 吋晶圓整合技術路徑，運用極紫外光 (EUV) 微影技術進行圖形化，首次實現具備 50 奈米閘極間距 (CPP) 的微縮化 n 型與 p 型場效電晶體 (FET)，預期用於超高度微縮化的邏輯元件，以及後段製程和晶背應用。
美股雷達
美國科技公司 IBM(IBM-US)與半導體設備大廠泛林集團 (LRCX-US) 近日宣布簽署一項為期五年的聯合研發協議，雙方將合作開發面向 1 奈米以下邏輯晶片的材料與製程技術，並以高數值孔徑 (High-NA) 極紫外線 (EUV) 光刻技術為核心。
美股雷達
應用材料 (AMAT-US) 今 (12) 日宣布推出全新的沉積、蝕刻及材料改質系統，能在 2 奈米及更先進節點提升尖端邏輯晶片效能。這些技術透過對電晶體進行原子尺度改良，從而大幅提升人工智慧 (AI) 的運算能力。應材指出，採用環繞式閘極 (GAA) 電晶體是半導體產業的重要轉折，也是實現更高能源效率，以支撐更強大 AI 晶片運算所需的關鍵技術。
2026-06-17
2026-06-16
2026-03-14
2026-02-12