〈工業技術與資訊〉面板廠華麗轉身切入半導體封裝

電子產品功能突飛猛進，對多工運算及速度的要求也越來越高，晶片封裝的技術更是一大挑戰。根據市調機構 Yole Développement 預估，2020 年高階封裝市場將大幅成長至 300 億美元。台灣面板領導廠商群創光電攜手工研院先進封裝技術，將 3.5 代面板生產線改頭換面，跨足下世代晶片封裝大商機。

半導體製程越來越先進，當前段製程下探 7 奈米、2 奈米，後段載板的配線精密度卻仍在數十微米（μm）水準。新世代的扇出型封裝技術具備輕薄、低功耗的優點，有潛力製作線寬至 2 微米以下的高解析封裝，加上台積電推出整合扇出型（Integrated Fan-out；InFO）封裝技術，更加確立了扇出型封裝技術的主流地位。

目前扇出型封裝以「晶圓級扇出型封裝」為主，所使用設備成本高，且晶圓使用率僅達 85%，若想拓展相關應用，擴大製程基板的使用面積以降低成本，相對重要。自台積電的整合扇出型封裝技術成功引領潮流後，工研院以「方」代「圓」，研發「面板級扇出型封裝」，製程基板面積使用率可達 95%，可望再次帶動趨勢，也讓許多封裝廠躍躍欲試。

面板產線轉型 群創跨足扇出型封裝

國內面板大廠群創光電拔得頭籌，率先於年度半導體設備大展 SEMICON Taiwan 2019 中，宣布與工研院合作，跨入面板級扇出型封裝產線的嶄新布局。

群創光電技術開發中心協理韋忠光表示，群創擁有產能及製程技術兩大優勢，2016 年起就構思舊產線轉型契機，成功翻轉 3.5 代到 6 代廠的製程技術，推出可撓式面板、Mini LED 製程、全球首創面板驅動 IC 關鍵捲帶式薄膜覆晶封裝（Chip On Film；COF）等，現在更正式切入中高階封裝產業技術，將已成功導入 2.5 代線的「低翹曲面板級扇出型封裝整合技術」經驗，進一步導入群創的 3.5 代線。

韋忠光解釋，由於面板的基版面積較大且為方形，很適合方型晶片封裝，以基板尺寸來說，面板最小的 3.5 代線為 12 吋晶圓的 7 倍大，6 代線面積更大上 50 倍，加上形狀優勢，面積利用率上可高達 95%，突顯出「面板級扇出型封裝」在面積使用率及成本上的優勢；從產業現況而言，晶圓廠投資 18 吋廠短期內未必看得到，但面板 3.5 代線至 6 代線設備成本幾乎多已攤提完畢，面板級扇出型封裝非常有機會可搶攻晶圓級製程與有機載板間尚未被滿足的中高階市場。

基板比晶圓大數倍 克服翹曲創新局

工研院電子與光電系統研究所副所長李正中指出，工研院開發「低翹曲面板級扇出型封裝整合技術」，可解決半導體晶片前段製程持續微縮，後端裝載晶片的印刷電路板配線水準尚在 20 微米上下的窘況。新技術可提供 2 微米以下的高解析導線能力，並有生產效率高、能善用現有產線製程設備等優勢。

「由於基板尺寸變大，在過程中為解決翹曲問題可說是耗盡心力，有許多技術需要克服，」李正中分享研發時遭遇的挑戰表示，所幸工研院以自有的 FlexUPTM 軟性基板和軟性顯示核心技術為基礎，順利開發出超低翹曲面板級扇出型封裝整合薄膜製程技術，透過應力模擬技術，預測封裝製程中產生的應力，以達到控制面板級模封製程的翹曲量至 1% 以下，未來將可全面應用於面板級封裝結構。

群創現有 11 座 3.5 至 6 代線，在低翹曲面板級扇出型封裝整合技術的加入之下，可活化部份產線，跨足線寬 2μm 至 10μm 的中高階半導體封裝，補足目前晶圓級封裝與有機載板封裝（≧20μm）間的技術能力區間，提高產品定位與差異化，更增加成本競爭力，相信這也是面板、封裝產業引頸企盼的技術創新。

群創與工研院的合作為台灣面板產業開啟了嶄新的道路，並帶領相關產業形成策略聯盟，結合數家上游業者如電鍍設備廠嵩展、檢測廠紘泰以及材料業者新應材等，共同開發相容面板製程的關鍵電鍍銅系統、缺陷電檢設備以及材料整合技術。群創與工研院的合作現已獲得經濟部技術處 A+ 企業創新研發計畫支持，在產官研的共同努力下，群創可望成為全球第一個面板產線轉型扇出型面板封裝技術的建立者與量產者，帶領台灣面板產業邁向新里程。

轉載自《工業技術與資訊》月刊第 334 期 2019 年 10 月號，未經授權不得轉載。