聯電夥伴SuVolta獲富士通注資，拓低功耗應用

精實新聞 2014-01-15 16:39:00 記者 王彤勻 報導

20140115_152_0.jpg -->聯電(2303)28奈米先進製程合作夥伴SuVolta今(15日)宣布，獲得1060萬美元的資金挹注，新的投資者富士通半導體(Fujitsu Semiconductor Limited)，將加入Kleiner Perkins Caufield & Byers(KPCB)、August Capital、 New Enterprise Associates(NEA)、 Northgate Capital以及DAG Ventures等現有投資者的行列。

SuVolta表示，將把此次引進的資金用於加速推廣其低功耗晶片技術在超低功耗IC中的使用，而這些超低功耗晶片，則將被應用於物聯網（Internet of Things，IoT）、DRAM以及行動應用等領域。

SuVolta董事會成員暨NEA合夥人Forest Baskett表示，如今全球正在走向一個日益「互聯」的世界，因此降低功耗和控制成本，已成為半導體行業的最大挑戰。而為因應這些挑戰，SuVolta對產業中最具成本效益的平面(planar bulk)CMOS處理技術進行了有效的改良，這對新興產業如物聯網(Internet of Things)的發展至為重要。

富士通半導體的資深執行副總裁八木春良(Haruyoshi Yagi)則表示，富士通半導體致力於為消費行動市場開發先進的節能產品，此次對SuVolta的投資，則展現了兩家公司之間良好的合作夥伴關係，以及富士通對於DDC（Deeply Depleted Channel）技術價值在不同製程節點上的信心。

SuVolta開發並授權使用的電晶體和設計技術，讓IC的功耗和效能達到最理想的狀態。SuVolta強調，採用平面CMOS技術可以大幅增進90到20奈米的CMOS邏輯IC與DRAM IC的效能表現，並協助客戶靈活運用DDC技術，開發出功耗更佳的各類IC，包括處理器、記憶體、系統單晶片等。

聯電是於去年7月宣布與SuVolta聯合開發28奈米製程，該項製程將SuVolta的Deeply Depleted Channel (DDC)電晶體技術，整合到聯電的28奈米High-K/Metal Gate(HKMG)高效能移動(HPM)製程之中。而SuVolta也與聯電密切合作利用DDC電晶體技術的優勢來降低洩漏功耗，並提高SRAM的低電壓效能。SuVolta表示，DDC技術現已正式進入量產。