先進封裝之戰

「後摩爾時代」來臨，為了繼續提升晶片效能，先進封裝被視為台積電、三星與英特爾這三家晶圓代工龍頭競逐的下一個產業聖杯，與過去大不相同的是，台積電這回靠著國內上下游的資源整合，在這場競賽中有機會領先勝出，再創另一個半導體的新高峰！

【文／吳旻蓁】

過去數十年來，半導體製程延續著摩爾定律持續升級，晶片中的電晶體線寬從數十微米逐漸縮小到奈米等級，且晶片內部的電晶體密度大約每十八個月就會增加一倍，因此對廠商來說，雖然投資總成本增加，但因為同一片晶圓，可以切出更多、效能更好的晶粒，因此仍可有效降低產品平均售價。

然而，當先進製程技術已走到七奈米、五奈米，甚至朝三奈米、二奈米製程邁進的同時，電晶體大小正不斷逼近原子的物理體積極限，對於製程的投資規模及技術難度也越來越高，研調機構ＩＢＳ指出，十奈米製程開發費用約為一．七四億美元，七奈米衝上三億美元，五奈米已要價四．三六億美元，三奈米更是飆到六．五億美元，故能夠投入先進製程的廠商快速減少；而美國喬治城大學安全與新興技術中心（ＣＳＥＴ）調查則指出，過去三個世代，台積電做出的晶粒平均價格都大幅下滑，但最新的五奈米卻因需用到昂貴的ＥＵＶ（極紫外光）設備，進而墊高成本，使五奈米平均價格比前一代高出五美元。

後摩爾時代來臨

眼看摩爾定律發展面臨到瓶頸、製程微縮的經濟效益不在，與此同時，５Ｇ、人工智慧（ＡＩ）、車聯網等應用正快速興起，推升核心運算晶片朝更高效能、低成本、低功耗等趨勢邁進，於是，為了繼續提升晶片效能，並讓晶片維持小體積，半導體業者不得不另闢新戰場，除了持續發展先進製程外，更將目光轉向晶片在電路板上的布局，於是異質整合概念因運而生，先進封裝技術被視為是延續摩爾定律的一大重要關鍵。

簡單來說，封裝就像是替晶片量身訂做一個外殼，這個外殼不僅要保護晶片在工作時不受外界的水氣、灰塵、靜電等因素影響，還需要滿足散熱條件，以及固定晶片等需求，以維持晶片的可靠度及安全性。而有別於過去的封裝，是將同質晶粒（die）封在一起，所謂的異質整合，顧名思義，指的就是將兩個、甚至多個不同性質的電子元件，如邏輯晶片、感測器、記憶體等，整合進單一封裝裡，或是利用 2.5D、3D 等多維度空間設計，將不同元件堆疊在單一晶片中。

也因為可透過堆疊產生一顆高效能晶片，因此僅最重要的晶片需要先進製程，其他晶片則可用舊有製程代替，可大幅降低成本，因此先進封裝提供了更好的性價比。研究機構 Yole Developpement 就預估，一八到二四年全球先進封裝市場的複合年成長率為八．二％，預估到二五年時，先進封裝有望占據整個半導體市場的半壁江山。而台灣作為全球封測重鎮，先進封裝的比重也將逐年增加，根據工研院產科國際所預估，至二○二五年先進封裝將占整體封裝營收比重達四二．五％。

三強由先進製程跨入先進封裝

先進封裝的龐大前景，吸引眾多廠商蜂擁而至，除傳統的ＯＳＡＴ封測廠（委外封裝測試代工）和ＩＤＭ（垂直整合元件製造）廠之外，晶圓廠、基板／ＰＣＢ供應商、設備商、封測材料等業者也朝此領域進軍。由此可見，先進封裝技術已無疑是未來封測產業的重中之重，更將成為主導下一階段半導體技術的重要發展指標。

而為了取得決勝關鍵點，市場目光所在的三大半導體龍頭企業台積電、英特爾（Intel）、三星（Samsung）均早在多年前就開始布局先進封裝領域，法人指出，若能包辦前段晶圓製造與後段封裝製程，打造高度整合的一條龍供應鏈，就能與客戶間達成更緊密的連結合作，由此三強爭霸戰逐漸從先進製程擴展到先進封裝領域。（全文未完）全文及圖表請見《先探投資週刊 2128 期精彩當期內文轉載》

來源：《先探投資週刊》2128 期
更多精彩內容請至 《先探投資週刊》