智原採用三星製程的LPDDR4 PHY IP 通過矽驗證

ASIC 廠智原 (3035-TW) 今 (29) 日宣布，公司採用三星 14LPC FinFET 製程的 IP 解決方案 LPDDR4 與 LPDDR4X 規格標準 combo PHY，已通過矽驗證，不僅面積小且功耗低，傳輸速度更高達 4.2Gbps，可用於多媒體、AR/VR、AI 邊緣計算、AIoT、IIoT、機器人、多功能事務機、SSD、5G 與網路通訊等各式 ASIC 應用。

智原指出，此次推出的 LPDDR4/4X PHY 搭配自行開發的 LPDDR4/4X 控制電路，通過 JEDEC 標準的相容性驗證，並透過 DFI 4.0 介面傳輸，精簡的布局可提供 2 種彈性組合，客戶可自行選擇置放在晶片邊緣或是角落。

另外，此次解決方案內建的 PLL 可有效抑制時鐘抖動 (clock jitter)，在 DRAM 的選擇上，也可同時支援 KGD 或已封裝的單通道或多通道 DRAM 晶片。

智原營運長林世欽表示，能在以高效益成本的三星 14LPC 製程平台推出 LPDDR4/4X 解決方案，目前智原的 DDR3/4 與 LPDDR3/4 案例，已涵蓋 55 奈米至 28 奈米各種應用，可有效協助三星平台的客戶加速開發設計程序，未來也將持續在三星 FinFET 製程推出優質且高效益的 IP，為更多客戶帶來商機。