台積電領先推出28奈米低耗電平台 明年初開始生產

台積電(2330-TW)今(17)日宣佈領先專業積體電路製造服務領域，成功開發28奈米低耗電技術，同時配合雙/三閘極氧化層(dual/triple gate oxide)製程，將32奈米製程所使用的氮氧化矽(Silicon Oxynitride，SiON)/多晶矽(poly Si)材料延伸至28奈米製程，使得半導體可以持續往先進製程技術推進。

台積電指出，此一製程技術的優勢還包括高密度與低 Vcc_min六電晶體靜態隨機存取記憶體(SRAM)元件、低漏電電晶體、已通過驗證的傳統類比/射頻/電子熔線(analog/RF/electrical fuse)元件、低電阻-電容延遲(low-RC)的低介電質銅導線(Cu-low-k interconnect)。

此項成果已於今天在日本京都所舉行的2009超大型積體電路技術及元件技術研討會(2009 Symposia onVLSI Technology and Circuits)上發表。

此外，此篇論文中指出，使用28奈米雙 /三閘極氧化層系統單晶片技術所產出的 64Mb SRAM，良率十分優異。此一SRAM的元件尺寸為 0.127平方微米，相當具有競爭力，晶片閘密度(raw gate density)高達每平方公釐390萬個閘。在SRAM Vcc_min、電子熔線及類比領域的優異表現足以證明此製程技術的可製造性(manufacturability)。

台積電指出，此一領先的製程技術再次展現公司在低耗電、高效能製程採用氮氧化矽／多晶矽材料，提供客戶深具成本效益解決方案的承諾及能力。在這篇論文中，藉由應變矽( straining engineering) 與極具競爭力的氧化層厚度最佳化的氮氧化矽材料所產出的電晶體，與前一世代的45奈米製程技術相較，不但速度提高25-40%，操作功耗減少30-50%，還擁有低待機及低操作功耗的優勢。

台積電研究暨發展副總經理孫元成博士表示，此一進展要歸功於客戶和台積電的密切合作。客戶需要使用28奈米技術來突破半導體應用的新範疇，而台積電在創新之路上的不斷精進，將有助於半導體產業的創新者所設計的最先進應用得到落實。

台積電早在民國97年9月即宣佈將28奈米製程定位為全世代(Full Node)製程，提供客戶使用具能源效率的高效能及低耗電製程技術，並預計於民國99年初開始生產。台積電預計依照原定時程提供客戶28奈米技術平台。