《SEMICON》輕薄成主流，封裝I/O間距再縮微

精實新聞 2013-09-05 記者 羅毓嘉 報導

受智慧型手機與平板電腦輕薄趨勢帶動，半導體高階封裝製程的需求不僅快速增加，對於晶片I/O(輸出入接腳)數的要求亦隨之提高。IC封測大廠日月光(2311)與Amkor指出，隨半導體工藝演進I/O間距不斷縮微，單一封裝體可容納的I/O數快速提昇，讓晶片設計可往更高頻寬、更高效能推進，賦予行動裝置更多的功能。

對於半導體產業界而言，智慧型手機、平板電腦等行動裝置的快速成長無疑是最大的驅動力。事實上，無論是高階、中低階智慧型手機和平板電腦，內建晶片都已強調高效能、低功耗和微型化的系統整合功能，為了要將更多的高階功能容納至更薄型的外觀尺寸中，並在成本、效能及可靠度間求得完美平衡，各種先進封裝技術應運而生。

儘管覆晶封裝(Flip Chip)、晶圓級封裝(WLP)、銅柱凸塊(CPB)，乃至下一世代的3D矽鑽孔(TSV)等封裝解決方案百花齊放，然而對於行動晶片業者而言，增加記憶體I/O數目最快、也最節省設備成本的方式，卻是針對現有的封裝堆疊(PoP)製程進行I/O接腳的縮微化，讓單一封裝體容納更多I/O接腳。

日月光資深副總裁洪松井直指，要滿足高畫質影音內容對於頻寬(bandwidth)的龐大需求，方法之一就是增加記憶體I/O數目。基本上，矽鑽孔封裝被視為是提供龐大頻寬的最佳解決方案之一，然而囿於散熱管理、製造能力、成本及商業模式等遲遲無法達到理想狀態，因此針對現有的PoP結構增加I/O數目愈形重要。

洪松井強調，在常見的14公釐見方PoP封裝體上，I/O數目將可逐漸由200個增加至384、512、甚至1200個，更重要的是這個增加過程是使用現有的製造體系，無需額外的成本支出。根據連結材料的不同，I/O間距可縮微到0.27公釐、0.20公釐，甚至是0.13公釐。

Amkor資深研發部協理Ju Hoon Yoon則指出，更強大的基頻及應用處理器賦予行動裝置更多的功能，導致記憶體需求量增多，因此PoP封裝必須提供更多的記憶體I/O，對此目前Amkor使用的方法之一是減少記憶體介面間距；而Amkor目前技術已可提供0.3公釐的I/O間距，可在12公釐見方的封裝體上提供400個以上I/O數，在14公釐見方封裝體上則可提供超過500個I/O。