FinFET

06-17

全球首發！三星發表42奈米3D堆疊電晶體技術 垂直突破邏輯晶片極限

南韓三星電子近日在 2026 年 VLSI 超大規模積體電路研討會上宣布，全球首次實現閘極間距 42 奈米的 3D 堆疊電晶體 (3D Stacked FET) 技術。傳統邏輯晶片依賴縮小電晶體橫向間距提升整合度，但若尺寸持續壓縮，薄層絕緣層易產生漏電干擾，但 3D 堆疊 FET 將原本並排放置的 N 型和 P 型電晶體上下堆疊，理論上一倍面積可容納兩倍電晶體。