芯測打入義隆 縮短記憶體測試電路開發時程95%

芯測打入義隆 縮短記憶體測試電路開發時程95%。(圖:AFP)
芯測打入義隆 縮短記憶體測試電路開發時程95%。(圖:AFP)

記憶體測試與修復業者芯測 (6786-TE) 今 (14) 日宣布,旗下 EZ-BIST 便捷版記憶體測試電路開發工具 (EDA) 獲義隆 (2458-TW) 導入,作為開發晶片時,記憶體測試電路設計的關鍵工具,透過此工具可縮短記憶體測試電路開發時程約 95%。

芯測表示,公司處於 IC 設計產業鏈上游,提供 EDA 工具與 IP 給 IC 設計公司、設計服務公司、半導體製造商等,藉由 EDA 工具與 IP,縮短 IC 設計開發時程,提升 SoC 良率,主要營收來源來自 EDA 工具的簽約金以及 IP 授權金。

芯測指出,EZ-BIST 優點在於全圖形化設計介面、操作簡易、學習曲線短,透過防呆設計,可避免人為操作工具錯誤,也提供完整培訓課程,工程人員僅需花一天即可熟悉。

芯測看好,客戶透過簡易操作介面,可在幾分鐘內完成記憶體測試電路設計,提升開發記憶體測試電路的效率,大幅縮短 SoC 開發時程,同時客戶也可建立標準化記憶體測試電路的設計流程,提高 SoC 的量產速度。

客戶銷售部經理王宏康認為,此次與義隆合作,解決記憶體錯誤資訊診斷分析問題,也透過芯測在記憶體測試與修復電路設計上的專業,在 EZ-BIST 中提供在不同製程與應用的記憶體測試演算法選項,客戶僅需花先前約二十分之一的時間,完成記憶體測試電路設計,滿足 SoC 快速上市的要求。

法人指出,芯測受惠客戶穩定增加,8 月起已達單月損益兩平,前三季營收 2419.1 萬元,年增 286%。


相關個股

延伸閱讀