矽谷創投企業使力 晶片立體化指日可待

Tier Logic 發表三維晶片

未來晶片設計與製程的比賽，即將進化至三維(third dimension)領域。

《華爾街日報》報導，兩家矽谷創投公司－Tier Logic 和 Tabula 本月稍早各自發表新技術，能夠在不擴大面積的情況下，在可程式晶片上增加新功能。通常，晶片面積擴大會增加製程步驟與零件，而拉高生產成本。

位於加州聖塔克拉拉的私人公司 Tier Logic，計畫採用一種創新的方式來「堆疊」電晶體等零組件。該公司銷售與行銷副總 Paul Hollingworth 說，此技術可將零件堆疊好幾層。

這種晶片的基本功能，係由底層線路(標準製程)所處理；上面一層則為特殊的記憶體線路，儲存客戶選擇特定功能的可程式指令。若是二維設計，這些記憶細胞 (memory cell) 通常會增加可程式晶片的面積。

Tier Logic 的技術，主要是透過所謂薄膜電晶體 (thin-film transistor；TFT) 來建構記憶細胞。金屬線路則可用來取代記憶體層，將可程式晶片轉換成客製化的特殊功能晶片。

總部設在加州聖荷西附近的 Tabula，其技術又與 Tier Logic 完全不同。Tabula 不進行物理堆疊，而是發明一種方法將設計分拆為 8 個摺疊區塊，可在晶片中被「連續」載入、執行與替換。

Tabula 執行長 Dennis Segers 說，由於結構重新配置的速度很快，因此 8 個區塊接近「同時運作」，宛如一個 8 層陣列 (eight-layer array)。

突破二維設計的想法並不新潮，英特爾、超微都已研發出三維電晶體的原型，最終有可能成為實用概念。

2005 年被 SanDisk 以 2.5 億美元收購的矽谷創投公司 Matrix Semiconductor，也開發出記憶體晶片的三維技術。但 SanDisk 表示，實際量產的時間至少還要 2-3 年。