IBM推出全球首款1奈米以下晶片技術 盤前股價噴超6%

IBM 週四 (25 日) 宣布推出全球首款 1 奈米以下 (Sub-1nm) 晶片技術，採用全新 0.7 奈米 (7 埃) 製程節點與革命性的「Nanostack」三維電晶體架構，在電晶體密度、效能與能源效率方面取得重大突破，為半導體產業邁向原子級微縮開啟新篇章。

在摩爾定律逐漸逼近物理極限之際，IBM 此次技術突破被視為產業重要里程碑。該公司表示，新技術不僅證明晶片仍具備持續微縮空間，也為未來十年以上的半導體發展路線提供明確方向。

在這項突破性技術帶動下，IBM(IBM-US) 週四盤前股價噴超 6%。

電晶體密度較 2 奈米晶片翻倍

IBM 指出，新款 0.7 奈米晶片在指甲大小的面積中整合近 1,000 億顆電晶體，密度接近 2021 年發表的 2 奈米測試晶片兩倍。

根據實驗結果，新技術可望在相同功耗下提供最高 50% 的效能提升，或在相同性能條件下實現最高 70% 的能源節省，未來有望大幅強化生成式 AI、雲端運算、高效能運算 (HPC) 以及下一代智慧裝置的運算能力。

 IBM 研究院院長暨 IBM 院士 Jay Gambetta 表示，Nanostack 架構不只是讓電晶體變得更小，而是重新定義晶片建構方式，在大幅提升運算能力的同時，也顯著改善能源效率。

Nanostack 架構首度將邏輯晶片推進至 1 奈米以下

此次最大技術亮點來自 IBM 全新開發的「Nanostack」架構。

不同於目前業界主流的奈米片 (Nanosheet) 電晶體設計，Nanostack 採用三維垂直堆疊方式，將多層電晶體以錯位排列整合於同一晶片內，藉由 3D Sequential Integration 技術進一步提高電晶體密度。

此外，各堆疊層可使用不同材料組合，讓每一層電晶體能獨立優化效能與功耗表現，突破傳統平面架構限制。

IBM 表示，研究團隊已完成超薄介電層鍵結、雙通道結構驗證以及 CMOS 反相器實際運作測試，證明 Nanostack 架構具備實際製造與運算能力。

最快 5 年內導入量產

IBM 同步公布在 VLSI 2026 研討會上的最新研究成果，顯示 Nanostack 架構可使 SRAM (靜態隨機存取記憶體) 面積縮減約 40%，有助提升晶片快取容量與資料傳輸效率，滿足生成式 AI 對高頻寬記憶體與資料吞吐量的龐大需求。

IBM 表示，這項技術是在紐約州奧爾巴尼半導體研發中心完成，並結合 High-NA EUV 極紫外光微影技術開發成果。該公司正與 Lam Research(LRCX-US)、Tokyo Electron、SCREEN Semiconductor Solutions 等設備供應商合作推動下一代製程技術。

IBM 預估，Nanostack 技術最快可望於未來五年內導入量產，正式開啟半導體產業的「埃米」(Angstrom) 時代，將邏輯晶片製程推進至接近原子尺度的新階段。