晶圓代工廠聯電(2303-TW)繼使用USB2.0測試載具通過矽驗證後，今(2)日宣布22奈米製程技術就緒，且最新的特殊製程，可讓28奈米客戶在無需更改現有28奈米設計架構下，無縫接軌22奈米製程。聯電指出，相較一般USB2.0PHYIP，用於驗證的USB測試載具使用面積為全球最小，且新的晶片設計可使用22奈米設計準則、或遵循28奈米到22奈米的轉換流程(PortingMethodology)，無需更改現有的28奈米設計架構，客戶可使用新的晶片設計，或直接從28奈米，移轉到更先進的22奈米製程。聯電矽智財研發暨設計支援處長陳元輝表示，聯電持續推出新的特殊製程技術，用以服務5G、物聯網和車用等需求所帶動的快速成長晶片市場，22奈米製程平台擁有基礎元件IP支援，提供消費性電子機上盒、數位電視、監視器、電源或漏電敏感的物聯網晶片，及需要較長電池壽命的可穿戴裝置理想選擇。聯電22奈米製程與原先的28奈米高介電係數/金屬柵極製程相較，優勢在於縮減10%晶粒面積、擁有更佳功率效能比，及強化射頻性能等特點，也提供與28奈米製程技術相容的設計規則，及相同的光罩數的22奈米超低功耗版本(22uLP)、22奈米超低洩漏版本(22uLL)。聯電指出，22uLP和22uLL所形成的超級組合，可支援1.0V至0.6V的電壓，協助客戶在系統單晶片(SoC)設計中，同時享有2種技術優勢。
