摩爾定律面臨失效：晶片恐難繼續降價

新浪科技訊 北京時間12月9日早間消息，美國通信晶片廠商博通董事長及首席技術官亨利·薩姆利(Henry Samueli)上周在接受採訪時表示，摩爾定律無法持續推動晶片的成本下降。

根據摩爾定律，隨晶片單位面積整合更多晶體管，晶片體積將縮小，處理速度將提升，而成本將下降。對於每一代新品，利用單個晶元將可以生更多晶片，這將降低每晶體管的成本。英特爾聯合創始人戈登·摩爾(Gorden Moore)於上世紀60年代首次提出了這一定律。

不過薩姆利表示，推動摩爾定律向前發展需要更複雜的製造技術。這樣的技術本身成本昂貴，因此削弱了晶片換代帶來的成本優勢。薩姆利1991年作為聯合創始人創立了博通。他表示：“成本曲線已趨於平坦。”

他表示，對於提升速度、降低功耗以及降低成本，晶片廠商目前不能三者兼顧，而只能專注於其中兩方面。他指出，高電介質金屬柵極(High-K Metal Gate)和鰭式場效晶體管(FinFET)等新技術近年得到應用，以帶來新的製造工藝。而半導體行業到明年將實現14納米製造工藝。如此高的晶體管整合度意味傳統製造技術不再適用。薩姆利表示，晶片整合度越高，晶片製造成本就越昂貴。

薩姆利認為，製造工藝本身仍有提升空間，但在未來15年中也將面臨瓶頸。在進行3次換代后，晶片製造工藝將達到5納米。在這樣的情況下，每個晶體管柵極從頭至尾的長度僅為10個原子。在此基礎上，進一步的發展是不可能的。

薩姆利表示：“你不可能僅使用一個原子來製造晶體管。”目前也不清楚，在這樣的情況下半導體行業將如何發展。他表示：“到目前為止，我們尚不清楚過去50年中使用的CMOS晶體管是否有其他可替代選擇。”

不過，成本上升帶來的影響將更迅速地體現出來，例如一些晶片廠商將堅持使用當前製造工藝來生某些品，而只有對性能和功耗要求更高的晶片，晶片廠商才會繼續投資以提升整合度。在模擬晶片市場，這樣的趨勢早已出現，一些廠商仍在使用5年前的工藝來生品，同時從晶片設計入手進行創新。

薩姆利表示，盡管博通生的一些網絡設備晶片需要更先進的製造工藝，但許多消費類設備中使用的晶片並沒有這樣的要求。他指出：“你沒有必要以10納米CMOS工藝去生WiFi晶片，28納米工藝已足夠好。”

市場研究公司Insight64首席分析師納桑·布魯克伍德(Nathan Brookwood)則表示，下一代晶片的成本曲線將回歸正常，而真正的挑戰在於製造工藝達到5納米之后。他表示：“屆時我們將遇到許多問題。”不過好消息在於，工程師仍將繼續尋找解決方案。“如果他們無法找到一種方式，那麼整列火車都將受阻。”(維金)