智原攜手聯電55奈米製程 搶攻物聯網商機

晶圓代工聯電 (2303-TW) 與 ASIC 設計服務智原 (3035-TW) 共同宣布，推出智原在聯電 55 奈米超低功耗製程 (55ULP) 的 PowerSlash 基礎 IP 方案，將專攻龐大的物聯網市場。

智原行銷暨投資副總于德洵表示，物聯網應用建構過程中，效能常受制低功耗技術，透過聯電 55 奈米超低功耗技術及智原 PowerSlash IP 加速模式 (Turbo Mode) 功能，為物聯網應用兼顧省電與絕佳效能。

智原 PowerSlash IP 包含多重臨界電壓元件庫、記憶體編譯器和電源管理元件，利用聯電 55ULP 的優勢在 0.81V 至 1.32V 廣域電壓下運作，此外新加速模式功能可有效調升性能曲線，幫助 MCU 核心在達 2 倍效能，在相同額定時脈下減少約 40% 動態功耗。

聯電矽智財研發暨設計支援處資深處長莫亞楠表示，物聯網晶片設計對有效節能方案有高度需求，聯電 55 奈米技術平台結合完整矽智財方案，可支援物聯網產品不間斷低功耗要求，藉由智原在聯電的 55ULP 平台上發表的 PowerSlash IP，可協助提供物聯網產品的獨特需求。

PowerSlash IP 結合智原的低功耗設計系統、系統單晶片超低功耗控制元件與 FIE3200 FPGA 平台，可使用在低功耗積體電路的前端設計或後端開發階段。