〈半導體展論壇〉英特爾:小晶片測試端面臨非常多挑戰

英特爾創新科技總經理謝承儒。(圖:擷取自SEMI線上直播)
英特爾創新科技總經理謝承儒。(圖:擷取自SEMI線上直播)

英特爾 (INTC-US) 創新科技總經理謝承儒今 (24) 日表示,小晶片 (chiplet) 在測試端面臨的挑戰非常多,如探針卡數量將大幅增加,設計公司及供應商將承受更大的成本壓力。

SEMICON TAIWAN 2021 將在 27 日召開先進測試論壇,論壇前夕,SEMI 全球行銷長暨台灣區總裁曹世綸與謝承儒今日進行領袖對談。

謝承儒表示,以目前晶片複雜性與更先進的晶片製造、更複雜的封裝技術來看,在測試端會碰到挑戰,尤其小晶片 (chiplet) 的挑戰非常多。

以探針卡為例,謝承儒指出,假設一個晶片分割成四個獨立的小晶片,為維持最高良率,必須在晶圓測試端完成測試,也就是說,所需的探針卡數量也從一張增加至四張。

謝承儒說明,四個探針卡須在同個時間完成測試,產品缺一不可,且如多晶片異質整合,製造變異比單一晶片更多,需要晶圓測試端更精確的性能分類,無論從成本、技術面來看,一直都是非常大的困難與挑戰。

謝承儒也說,過去測試成本遠小於電晶體製造成本,但目前差距已縮小,測試必須跟上電晶體製造成本,否則會成為摩爾定律與創新技術的最大限制。


延伸閱讀