三星宣布:成功開發全球首個12層3D-TSV半導體封裝技術

三星宣布:成功開發全球首個12層3D-TSV半導體封裝技術  (圖片:AFP)
三星宣布:成功開發全球首個12層3D-TSV半導體封裝技術 (圖片:AFP)

南韓三星電子 (005930-KR) 宣布,已經成功開發出了全球首個 12 層 3D-TSV 矽穿孔封裝技術,随着積體電路規模的擴大,能在小的面積内塞入更多晶體管成為了一項挑戰,其中,多晶片堆疊的封裝技術更被認為是明日之星。

三星電子指出,該公司是業界首個將 3D TSV 封裝推進到 12 層工藝的企業,先前最多僅有 8 層。

三星稱 3D TSV 封裝已推進到 12 層工藝,先前最多僅有 8 層 圖片:Samsung Electronics
三星稱 3D TSV 封裝已推進到 12 層工藝,先前最多僅有 8 層 圖片:Samsung Electronics
 左:業界多使用的打線 / 焊線 (Wire bonding) 封裝 右:三星最新研發的 TSV 封裝 圖片:Samsung Electronics
左:業界多使用的打線 / 焊線 (Wire bonding) 封裝 右:三星最新研發的 TSV 封裝 圖片:Samsung Electronics

三星表示,12 層 3D-TSV 技術可用於尖端的半導體封裝,該技術允許訊號往返於半導體晶片進行傳輸並保護晶片免受外部干擾,像是將晶片安裝到基板或電子設備上時可能受到的衝擊,此外,3D 堆疊也有助於縮短數據傳輸的時間。

三星電子公司開發的技術的特徵在於,垂直堆疊並連接 12 層 DRAM 晶片,每層 DRAM 晶片的厚度等於紙張厚度的一半。這項封裝技術需要在 720 微米厚的晶片上打 60000 個 TSV 孔,這些孔的尺寸僅為人類頭髮的二十分之一。目前,它是最精確且最具挑戰性的半導體封裝技術。

三星電子表示:「利用這項新技術,可以堆疊 12 層 DRAM 晶片,同時保持與現有 8 層 HBM2 產品相同的封裝厚度,即 720 微米。在內部系統設計方面,客戶不需要有任何的改動,就能輕鬆地產出新一代高容量和高性能的產品。」

隨著用於人工智慧、自動駕駛、行動設備等半導體產品性能的提高和尺寸的迅速減小,在封裝領域中積極提高競爭力變得日益重要,3D-TSV 所扮演的角色也將成為關鍵。三星透露,12 層 3D TSV 技術的 HBM 記憶體晶片預期將在近期內量產,單片容量從目前的 8GB 升至 24GB。


延伸閱讀

留言載入中...P